2,5 логика IC XCV300-5BG352I вентильных матриц FPGA поля v Programmable Programmable

Быстрая деталь:

Virtex™ 2,5 вентильной матрицы поля v Programmable

Описание:

Семья Virtex FPGA поставляет высокопроизводительные, высокоемкие programmable решения логики. Феноменальные увеличения в результате эффективности кремния от оптимизировать новую архитектуру для эффективности мест-и-маршрута и эксплуатировать агрессивный 5 процесс CMOS µm сло-металла 0,22. Эти выдвижения делают Virtex FPGAs сильные и гибкие альтернативы к маск-запрограммированным вентильным матрицам. Семья Virtex состоит из 9 членов показанных в таблице 1.

Здание на опыте приобретенном от предыдущих поколений FPGAs, семья Virtex представляет революционный шаг вперед в programmable дизайне логики. Совмещающ большое разнообразие programmable особенностей системы, богатую иерархию быстрого, гибкие ресурсы соединения, и предварительного технологического прочесса, семья Virtex поставляет высокоскоростное и высокоемкое programmable решение логики которое увеличивает гибкость дизайна пока уменьшающ время на реализацию.

Применения:

• Быстро, вентильные матрицы высокой плотности Пол-Programmable

- Плотности от 50k к воротам системы 1M

- Системная производительность до 200 MHz

- PCI 66-MHz уступчивый

- Горяч-swappable для компактного PCI

• Мульти-стандартные интерфейсы SelectIO™

- 16 высокопроизводительных стандартов интерфейса

- Соединяет сразу с приборами ZBTRAM

• Встроенные сети час-управления

- 4 предназначили задержк-запертые петли (DLLs) для предварительного управления часов

- 4 сети распределения часов первичных низко-skew глобальных, плюс 24 вторичных сети местных часов

• Иерархическая запоминающая система

- LUTs конфигурируемое как шестнадцатиразрядный RAM, трицатидвухразрядный RAM,

шестнадцатиразрядный двойн-перенесенный RAM, или шестнадцатиразрядный сдвиговый регистр

- Конфигурируемое одновременное двойн-перенесенное 4k-bit трамбует

- Быстрые интерфейсы к внешним высокопроизводительным штосселям

• Гибкая архитектура которая балансирует скорость и плотность

- Предназначенный снесите логику для высокоскоростной арифметики

- Преданная поддержка множителя

- Цепь каскада для функций широк-входного сигнала

- Обильные регистры/защелки с часами позволить, и двойной одновременные/асинхронные набор и возврат

- Внутренний везти на автобусе 3 государств

- Логика границ-развертки IEEE 1149,1

- диод датчика Плашк-температуры

• Поддержанный FPGA Foundation™ и системами разработки программ союзничества

- Полная поддержка для унифицированных библиотек, реляционно помещенных макросов, и менеджера дизайна

- Широкий выбор платформ ПК и рабочего места

• основанная на SRAM конфигурация в-системы

- Неограниченная re-программируемость

- 4 режима программирования

• 0,22 µm процесс металла 5 слоев

• фабрика 100% испытала

Спецификации: